Autocostruzione        

 

Dac II di Maurizio Daniele

 

 

 Di cosa si tratta

Dac autocostruito

Chi lo ha costruito

Maurizio Daniele   Maurizio.daniele@ericsson.com

Caratteristiche particolari

Una documentazione incredibile

 

Prefazione:

 

L'amico Maurizio  questa volta si e superato , dopo aver costruito il primo DAC , non si e accontentato ed ha proseguito in questo  altro progetto , costruito veramente bene e sopratutto spiegato benissimo.

Complimenti............  a fine pagina troverete tutti gli schemi , foto e le altre realizzazioni di Maurizio.

 

Convertitore DAC – Versione II

 

1.      Introduzione. 2

2.      Stadio Ricevitore. 3

2.1    Ingresso coassiale. 3

2.2    Ingresso ottico. 3

2.3    Decodificatore SPDIF. 3

2.3.1     Impostazioni di modo. 4

2.4    Alimentazione Scheda Ricevitore. 5

2.5    Implementazione. 5

2.6    Elenco componenti 6

3.      Stadio PLL. 7

3.1    Comparatore di fase. 8

3.2    Indicatore di aggancio. 8

3.3    Filtro Passa-Basso. 8

3.4    Oscillatore. 8

3.5    Divisori 9

3.6    Alimentazione. 9

3.7    Implementazione. 9

3.8    Elenco componenti circuito PLL. 10

3.9    Elenco componenti indicatore di stato. 11

4.      DAC. 11

4.1    Filtraggio. 12

4.2    Alimentazione. 13

4.3    Implementazione. 13

4.4    Elenco Componenti 14

5.      Stadio di uscita. 15

5.1    Dimensionamento dello stadio. 16

5.1.1     Dimensionamento per valvola ECC99. 18

5.2    Alimentazione. 19

5.3    Implementazione. 19

5.4    Elenco componenti 20

6.      Alimentatori 20

6.1    Ingresso Rete. 20

6.2    Blocco Trasformatori 21

6.3    Alimentatori BT. 21

6.3.1     Alimentatori Stadio PLL e Ricevitore. 21

6.3.2     Alimentatori stadio DAC. 22

6.3.3     Implementazione. 22

6.3.4     Elenco componenti 22

6.4    Alimentatori stadio di uscita. 23

6.4.1     Implementazione. 23

6.4.2     Elenco componenti 23

7.      Scheda ausiliaria. 24

7.1    Timer 24

7.2    Indicatore di stato PLL. 24

7.3    Implementazione. 25

8.      Controlli e Tarature. 25

9.      Appendice: interferenze elettromagnetiche. 27

10.    Struttura del cabinet 28

11.    Prove di ascolto. 29

 

1.               Introduzione

 

Come illustrato in Figura 1 il sistema è composto dai seguenti blocchi funzionali:

 

  • Stadio Ricevitore & PLL;

  • DAC;

  • Stadio di uscita;

  • Alimentatori BT;

  • Alimentatori stadio di uscita;

  • Scheda ausiliaria (AUX).

 

 

: Schema a blocchi del sistema

 

Rispetto alla prima versione c’è una maggiore integrazione dei circuiti e quindi una riduzione nel numero di schede e di cablaggi anche se nel contempo sono aumentate le dimensioni dello chassis.

I miglioramenti più evidenti sono comunque nelle prestazioni sonore.

Le modifiche sostanziali sono:

·         Rigenerazione sincrona dei segnali di clock mediante PLL;

·         Alimentatori migliorati;

·         Stadio di uscita valvolare migliorato.

1.               Stadio Ricevitore

 

Fare riferimento allo schema “RX”.

 

Lo stadio è dotato di due interfacce di ingresso, una di tipo ottico e una di tipo coassiale.

La selezione degli ingressi è gestita mediante un deviatore (S1) posto sul pannello posteriore che comanda la commutazione mediante porte logiche.

La ricezione di segnale valido è indicata da un led verde posto sulla scheda stessa.

1.1            Ingresso coassiale

 

L’ingresso è costituito da un connettore BNC isolato dal telaio. Il connettore è collegato direttamente al primario di un trasformatore di separazione Lundahl LL1572 per aumentare la reiezione ai disturbi e separare galvanicamente la meccanica di lettura dal DAC.

Il secondario del trasformatore è terminato su una resistenza da 75ohm per avere la corretta impedenza in ottemperanza alle normative SPDIF.

 

Il segnale in uscita dal trasformatore è applicato ad un convertitore TTL incentrato su due porte NAND collegate come inverter, la prima porta applica una piccola isteresi sul segnale per squadrare la forma d’onda dell’impulso.

Il segnale così ottenuto è applicato ad una porta logica NAND che funziona come selettore di ingresso su comando del deviatore S1.

 

 

1.2            Ingresso ottico

 

L’interfaccia di ingresso ottica è basata sullo standard TOSlink ed utilizza un modulo integrato che comprende sia il connettore ottico standard che il ricevitore vero e proprio.

L’uscita del ricevitore ottico è collegata ad una porta logica NAND che funziona come selettore di ingresso spostando il deviatore S1.

 

1.3            Decodificatore SPDIF

 

ll decodificatore è il chip Crystal CS8412 che consente di ricevere un flusso SPDIF da cui estrarre tutti i segnali digitali necessari per il funzionamento del DAC.

Il chip, per mezzo di un PLL integrato, estrae i segnali di clock e le informazioni audio digitali.

Il PLL integrato ha bisogno di un filtro esterno costituito da un resistore e due condensatori. Il datasheet indica un semplice filtro RC, allo scopo di ridurre il jitter generato dal circuito oscillatore interno è stato inserito un ulteriore condensatore.

 

Il flusso di dati è inviato ad una porta seriale audio, dove i differenti contributi di informazione sono organizzati al fine di essere inviati ai pin di uscita.

I segnali fondamentali presenti in questa interfaccia sono:

·         SCK: è il clock con il quale i dati sono trasferiti alla porta seriale; ci sono 32 periodi per ogni campione audio (64 per campioni stereo). La frequenza di questo segnale corrisponde quindi a 64Fs (in questo caso 64*44.1kHz = 2,8224MHz). Il chip può essere configurato per generare questo segnale (modalità 2), o per ricevere il segnale dall’esterno (modalità 3).

 

·         FSYNC: è il segnale di orologio che delinea i dati seriali e permette di riconoscere i dati dei due canali trasmessi serialmente sulla linea SDATA.  La frequenza di questo segnale è pari a Fs e quindi, in questo caso, 44.1kHz. Il chip può essere configurato per generare questo segnale (modalità 2), o per ricevere il segnale dall’esterno (modalità 3).

 

·         SDATA: è l'uscita dei dati audio, in comune per i due canali destro e sinistro.

·         MCK master clock, è il clock del sistema; la sua frequenza è 256 volte la frequenza del campione ricevuto, quindi in questo caso 256*44.1kHz = 11.2896MHz.

 

Configurazione del chip (sono indicati solamente i pin utilizzati, gli altri pin sono sconnessi):

 

Pin 6     Error Condition 0:                      Posto a livello 1 (modalità consumer)

Pin 7     Digital Power:                           Alimentazione +5V

Pin 8     Digital Ground:                          Collegato a massa

Pin 9     RXP:                                        Ricezione segnale digitale

Pin 10   RXN:                                        Ricezione segnale digitale

Pin 11   FSYNC Frame Sync:                  Sincronizzazione di trama, delinea i dati seriali.

Può essere interfaccia di uscita o di ingresso a seconda della configurazione di modo

Pin 12   SCK Serial Data Clock:               Clock con il quale i dati sono trasferiti sulla porta seriale.

Può essere interfaccia di uscita o di ingresso a seconda della configurazione di modo

Pin 13   CS12/FCK:                               Posto a livello 1

Pin 16   SEL:                                        Posto a livello 1

Pin 17   M3:                                         Selettore di modo

Pin 18   M2:                                         Selettore di modo

Pin 19   MCK:                                       Uscita Master clock

Pin 20   FILT:                                        PLL di estrazione master clock

Pin 21   AGND:                                      Collegato a massa

Pin 22   Analog Power:                          Alimentazione PLL +5V

Pin 23   M0:                                         Selettore di modo

Pin 24   M1:                                         Selettore di modo

Pin 26  SDATA:                                               Uscita seriale dati

Pin 28   VERF:                                      Indicatore di stato

(in questo caso utilizzato per pilotare il led di monitor)

1.3.1            Impostazioni di modo

 

Il pin 16 permette di selezionare il modo di funzionamento del chip. Se posto a livello logico 0 il chip necessita di un microprocessore esterno di appoggio. Se il pin è posto a livello logico 1, come in questo caso, il chip opera in modalità manuale mediante impostazione dei pin M0, M1, M2 e M3.

 

I convertitori DA Philips utilizzati in questo DAC operano con bus I2S e quindi occorre utilizzare la modalità 2 o la modalità 3 (come indicato nel datasheet).

Sulla scheda a circuito stampato appositamente realizzata è possibile scegliere la modalità operativa aprendo o chiudendo un ponticello (TB01 sulla scheda ricevitore).

 

Modalità 2

  • M0 – pin 23:     massa (TB01 aperto)

  • M1 – pin 24:     +5V

  • M2 – pin 18:     massa

  • M3 – pin 17:     massa

 

In modalità 2 i segnali SCK e FSYNC sono ricavati internamente dal chip CS8412 a partire dal segnale di orologio MCK ricostruito in ricezione dal PLL interno.

NOTA BENE: in questo caso si devono aprire i ponticelli TB02 e TB03 sulla scheda PLL

 

Modalità 3

  • M0 – pin 23:     +5V (TB01 chiuso)

  • M1 – pin 24:     +5V

  • M2 – pin 18:     massa

  • M3 – pin 17:     massa

In modalità 3 i segnali SCK e FSYNC devono essere forniti esternamente al chip CS8412, a questo scopo provvede lo Stadio PLL esterno.

NOTA BENE: in questo caso si devono chiudere i ponticelli TB02 e TB03 sulla scheda PLL

1.4            Alimentazione Scheda Ricevitore

 

La scheda è dotata di quattro stabilizzatori locali che forniscono le tensioni necessarie al funzionamento dei vari circuiti.

Tutti gli stabilizzatori sono alimentati con una linea comune a +9V fornita da un apposito pre-regolatore implementato sull’alimentatore di bassa tensione centralizzato.

Ogni stabilizzatore alimenta circuiti che operano a frequenze piuttosto elevate e potrebbero iniettare disturbi sulla linea comune, a questo scopo ogni regolatore è separato dagli altri per mezzo di piccole induttanze.

 

Le funzioni degli stabilizzatori sono le seguenti:

 

  1. Alimentazione ingresso ottico.

  2. Alimentazione logica di selezione ingresso.

  3. Alimentazione sezione digitale chip CS8412.

  4. Alimentazione sezione PLL chip CS8412.

 

Il primo stabilizzatore è costituito da un regolatore serie e da un partitore da cui si ricava una tensione di 3,7V con cui pilotare un inseguitore di emettitore. Il circuito così realizzato consente di ottenere una tensione di 3V a bassa impedenza di uscita e una buona reiezione del rumore, diversamente a quanto avviene con un normale regolatore di tipo serie.

 

Gli altri stabilizzatori sono di tipo shunt realizzati con il circuito integrato TL431 e configurati per una tensione di uscita di 5V.

Un regolatore shunt non presenta componenti attivi in serie alla linea di alimentazione, il circuito di regolazione (in questo caso il TL431) è posto in parallelo al carico e si comporta come una resistenza variabile che assorbe più o meno corrente in modo da mantenere costante la tensione di uscita.

 

1.5            Implementazione

 

Lo stadio ricevitore è implementato su un’unica scheda di circuito stampato assieme ai relativi regolatori locali di tensione. I connettori delle interfacce di ricezione sono montati direttamente sul circuito stampato per eliminare il cablaggio.

 

Tutti i circuiti integrati sono disaccoppiati dalle linee di alimentazione mediante perline di ferrite e condensatori. Il ricevitore ottico è invece disaccoppiato mediante un’induttanza e un condensatore.

 

Come indicato al paragrafo precedente, il chip di ricezione SPDIF richiede due tensioni di alimentazione diverse, il datasheet non specifica l’uso di piani di massa separati; addirittura l’implementazione più classica è quella di usare un’unica linea di alimentazione comune e separare i due pin mediante resistenze di disaccoppiamento.

La soluzione più elegante è invece quella di utilizzare due regolatori separati e due linee di massa diverse, il circuito stampato è stato realizzato in questo modo, con le linee che si congiungono solo sui regolatori di tensione locali.

Questo accorgimento è più complicato, ma permette di migliorare la reiezione ai disturbi e quindi avere un segnale digitale più pulito.

 

Le linee FSYNC, SCK e DATA che formano il bus I2S sono rese disponibili su connettori di tipo AMP per effettuare il collegamento con il DAC. Le connessioni sono realizzate mediante doppini intrecciati Cat.5, ricavati da un cavo di rete Ethernet.

Il lato superiore della scheda è ricoperto da un piano di rame collegato alla massa di alimentazione e avente funzioni di schermatura, il chip CS8412 è ricoperto da uno schermo metallico collegato allo stesso piano di massa.

La schermatura è sempre consigliabile per ridurre le emissioni RFI e migliorare il funzionamento dei circuiti.

1.6            Elenco componenti

 

R1:                                                      100ohm – 2W

R2, R3, R7, R9, R10, R12, R13, R20:       1kohm – 1/4 W 1%

R4:                                                      10ohm – 1/4 W 1%

R5:                                                      2,2kohm – 1/4 W 1%

R6:                                                      6,8kohm – 1/4 W 1%

R8, R11:                                               100ohm – 2W

R16, R17, R18, R19:                              10kohm – 1/4 W 1%

R21:                                                     5,1kohm – 1/4 W 1%

R24:                                                     220ohm – 1/4 W 1%

 

C1, C4:                         47uF – 6,3V      Sanyo Oscon

C2:                              100uF – 25V      Elettrolitico

C3, C12:                       100nF               multistrato

C5, C6:                         220uF – 35V      Elna cerafine

C7:                              10nF – 63V       Wima MKS-4

C8, C9, C10, C11:          10nF – 63V       Wima MKP-10

C13:                             47nF – 63V       Evox Rifa

C15, C16:                     100nF – 160V    Wima MKP-4

C17, C18, C19:              1nF                  ceramico

 

L1, L2, L3, L4:               Induttanza 1mH o 2,2mH            Neosid

L5:                               Induttanza 470uH                      Neosid

L6, L7, L8:                    Doppia perlina di ferrite

DL1:                             Led verde 3mm

Q1:                              BC549

Q2:                              BC557

U1, U3, U4:                   TL431

U2:                              78L05

U5:                              74HC00

U6:                              CS8412 (Crystal Semiconductors)

OPT1:                          Fotoaccoppiatore TOSlink (Toshiba TORX173)

TF1:                             Trasformatore Lundahl LL1572

 

Varie

·         Morsettiere per c.s.

·         Connettore BNC per c.s.

·         Zoccoli per circuiti integrati

·         Terminali a ponticello

·         Deviatore a levetta

2.               Stadio PLL

 

Fare riferimento allo schema “PLL”.

 

Il flusso di dati SPDIF è basato su una particolare codifica che permette di estrarre il clock dal segnale ricevuto. Purtroppo tutte le interfacce digitali seriali sono affette da jitter, ovvero da una variazione del riferimento sul segnale di clock.

Il jitter può produrre effetti spiacevoli sulla qualità del segnale audio ed è sempre meglio cercare di contenerlo entro valori ridotti.

Questo non è lo spazio adatto per dare spiegazioni dettagliate sul jitter, ma, chi è interessato può consultare un interessante articolo al seguente link.

http://www.tnt-audio.com/clinica/jitter1.html

 

Il segnale di clock in uscita dal chip Crystal CS8412 (MCK) ha un jitter di 200psec (dichiarato dal costruttore), il valore è basso, soprattutto rispetto ai chip di altri costruttori, ma si può fare ancora meglio.

 

Un segnale di clock stabile è di assoluta importanza per le prestazioni soniche di un DAC e uno dei tanti metodi è quello di generare un segnale “pulito” con un oscillatore di alta qualità esterno al chip di ricezione. L’oscillatore esterno deve anche essere controllato in modo da effettuare piccoli aggiustamenti della frequenza e quindi “inseguire” il segnale di clock della meccanica di trasporto (fornito dal segnale MCK). Questa soluzione è definita come “normal configuration with double PLL” contemplata in questo interessantissimo articolo http://www.tnt-audio.com/clinica/diginterf2.html.

 

Il circuito adatto allo scopo si chiama Phase Locked Loop o PLL, un circuito che ha la proprietà di sincronizzare automaticamente le fasi di due oscillazioni elettriche.

In commercio esistono diversi circuiti integrati adatti alla realizzazione di pll, ma, non sono indicati per applicazioni audio. Per questa applicazione è stato utilizzato lo schema proposto da Guido Tent, reperibile al seguente link: http://members.chello.nl/~m.heijligers/DAChtml/dig_r2c.pdf

 

Lo schema di Guido Tent si riferisce ad una particolare implementazione per il suo DAC (realizzato con convertitori Burr-Brown ed Oversampling) ma lo schema può facilmente essere adattato a qualsiasi applicazione.

La Figura 2 illustra lo schema di principio e, rispetto all’implementazione originale di Guido Tent, è stato aggiunto un blocco di divisori che permette di ricavare i segnali FSYNC e SCK necessari al funzionamento senza oversampling.

 

Schema a blocchi dello stadio PLL

 

1.1            Comparatore di fase

 

Il segnale di clock a 11.2896MHz ricevuto dall’interfaccia SPDIF è diviso per 16 per ottenere il segnale ck1, così come il segnale a 11.2896MHz generato dall’oscillatore VCXO è diviso per 16 per ottenere il segnale ck2 a medesima frequenza.

I due segnali ck1 e ck2 sono confrontati dal comparatore di fase che produce in uscita due tensioni di errore V+ e V- proporzionali alla differenza di fase dei segnali.

In condizione di “aggancio” i segnali ck1 e ck2 hanno uguale frequenza, ma possono essere fuori fase.

Il PLL tenterà di contenere la differenza di fase entro un valore il più vicino possibile a 0.

 

1.2            Indicatore di aggancio

Fare riferimento allo schema “PLL_STAT”.

 

Lo stato di funzionamento del comparatore di fase può essere indicato mediante led pilotati da un circuito ausiliario posto sopra la scheda principale del PLL.

I collegamenti del circuito sono realizzati ai punti indicati “UP”, “DOWN”, “Ck1”, “Ck2” e “+V” dello schema elettrico.

I segnali uscenti dal comparatore di fase sono troppo veloci per poter accendere un led in modo stabile, il circuito ausiliario comprende due monostabili con costanti di tempo di circa 500msec in modo da poter pilotare agevolmente un led bicolore posto sul pannello frontale (vedi paragrafo 7.2).

Al fine di limitare le interferenze lo stadio indicatore è alimentato da un proprio regolatore di tensione che ricava una tensione di 5V a partire dalla linea comune per tutti i circuiti del PLL.

1.3            Filtro Passa-Basso

 

Il filtro passa-basso, per sua definizione, ha la funzione di eliminare le componenti di alta frequenza dalle tensioni di errore e fornire in uscita una tensione “quasi” continua per il controllo dell’oscillatore.

Il filtro rappresenta la parte più critica dell’intero stadio PLL perché deve assicurare un aggiustamento di frequenza molto dolce, per questo motivo il tempo richiesto per l’aggancio è più lungo rispetto ad un PLL di tipo tradizionale e si aggira intorno a 5 secondi.

Le prove effettuate hanno comunque dimostrato che, una volta trovata la condizione di aggancio, gli aggiustamenti di frequenza sono veramente ridotti.

Se i segnali di orologio ck1 e ck2 sono uguali ed in fase, le due tensioni di errore sono uguali in modulo (2,5V circa) e non si ha variazione in uscita.

Se uno dei segnali di orologio è troppo veloce, si ha l’innalzamento di una delle tensioni di errore e l’abbassamento dell’altra. Il filtro fornisce quindi in uscita una tensione continua proporzionale per aumentare o diminuire la frequenza dell’oscillatore e ritrovare la condizione di aggancio.

In condizione di aggancio la tensione in uscita dal filtro è di circa 2,5V.

 

1.4            Oscillatore

 

L’oscillatore è implementato sotto forma di VCXO (Voltage Controlled Crystal Oscillator), in pratica si tratta di un circuito basato su un quarzo che fornisce un segnale a 11.2896MHz.

Diversamente da un oscillatore tradizionale, la frequenza può essere variata a passi di 1.12kHz con un comando in tensione compreso tra 0.5 e 4.5V.

Il comando in tensione è fornito dall’uscita del filtro precedentemente analizzato.

Per questa particolare applicazione si deve utilizzare un componente di qualità, in questo caso è stato utilizzato un VCXO fornito dalla TentLabs (ovvero Guido Tent).

http://www.tentlabs.com/Products/Components/VCXO/index.html

 

Per questo componente il costruttore dichiara un jitter di soli 3psec e il contributo di jitter totale del circuito PLL è comunque inferiore a 10psec, quindi 20 volte inferiore rispetto al decodificatore SPDIF.

1.5            Divisori

 

Il segnale a 11.2896MHz generato dal VCXO è inviato a diversi divisori, in particolare il primo divisore per 16 è utilizzato per ricavare il segnale ck2. La seconda catena di divisori è utilizzata per ricavare i segnali di sincronismo da fornire al chip di ricezione e al convertitore DA.

Dalla prima divisione per 4 si ricava il segnale SCK (2.8MHz) che fornisce il clock per il trasferimento dei dati sul bus seriale.

Dalla seconda divisione per 256 si ricava il segnale FSYNC (44.1kHz) che fornisce il clock di campionamento dei segnali audio.

I segnali SCK e FSYNC sono quindi disaccoppiati mediante resistenze e collegati al bus I2S mediante i ponticelli TB02 e TB03.

1.6            Alimentazione

 

I circuiti della scheda PLL sono dotati di vari stabilizzatori locali che forniscono le tensioni necessarie al funzionamento dei vari blocchi.

Una tensione di alimentazione pulita e stabilizzata è garanzia di basso jitter in quanto il ritardo delle porte logiche dipende fortemente dalla tensione stessa.

Gli stabilizzatori sono alimentati con una linea a +13V fornita da un apposito pre-regolatore sull’alimentatore di bassa tensione centralizzato. Ogni stabilizzatore alimenta circuiti che operano a frequenze piuttosto elevate, quindi c’è il rischio di iniettare disturbi sulla linea comune, a questo scopo ogni regolatore è separato dagli altri per mezzo di piccole induttanze.

 

Il primo stabilizzatore alimenta a +5V i circuiti logici del comparatore di fase ed è realizzato con un classico regolatore serie di tipo LM317.

 

Il secondo stabilizzatore alimenta l’amplificatore operazionale del filtro PLL e il VCXO ed è realizzato con il metodo dell’inseguitore di emettitore, in questo modo si ha una bassa impedenza di uscita e un rumore molto basso.

Un regolatore a tensione fissa di 8V alimenta due partitori di tensione che, a loro volta, pilotano due inseguitori di emettitore. I due partitori permettono di ottenere una tensione di +5V per l’alimentazione del VCXO e una tensione di +6V per l’alimentazione del filtro passa-basso.

1.7            Implementazione

 

Il circuito di PLL è implementato sulla stessa scheda a circuito stampato che ospita lo stadio di ricezione, in questo modo i cablaggi critici sono molto ridotti.

Le linee SCK e FSYNC sono collegate al circuito di ricezione mediante apposite piste stampate, per non complicare eccessivamente il circuito stampato, il segnale di orologio a 11.2896MHz estratto dal decodificatore è invece collegato al PLL mediante un doppino intrecciato Cat.5, ricavato da un cavo di rete Ethernet (uno dei due doppini è collegato a massa con funzioni di schermatura).

Il circuito indicatore di stato è montato su una schedina sovrapposta alla scheda principale, in modo da escluderlo se non desiderato. Il collegamento tra le schede avviene mediante terminali a passo 2,54.

 

Il lato superiore della scheda è ricoperto da un piano di rame collegato alla massa di alimentazione e avente funzioni di schermatura. Tutti i collegamenti verso massa sono effettuati sul piano di schermatura in modo da minimizzare la lunghezza dei percorsi e quindi limitare l’emissione di disturbi.

Le linee di alimentazione di ogni singolo circuito integrato sono disaccoppiate mediante perline di ferrite e condensatori ceramici.

1.8            Elenco componenti circuito PLL

Fare riferimento allo schema “PLL”.

 

R1, R2, R3, R4: 1Mohm – 1/4 W 1%

R5, R6:             470kohm – 1/4 W 1%

R7, R8:             47kohm – 1/4 W 1%

R9:                   4,7kohm – 1/4 W 1%

R10:                 47ohm – 1/4 W 1%

R11, R12:         100ohm – 1/4 W 1%

R13:                 330ohm – 1/4 W 1%

R14, R18, R21:  1kohm – 1/4 W 1%

R15:                 10ohm – 1/4 W 1%

R16, R19:         2,2kohm – 1/4 W 1%

R17:                 5,6kohm – 1/4 W 1%

R20:                 12kohm – 1/4 W 1%

 

C1:                   68F – 63V         Wima MKS-4

C2, C3:             6,8nF – 63V      Wima MKS-4

C4, C6:             680nF – 63V      Wima MKS-4

C5, C7:             4,7uF – 63V      Wima MKS-2

C8:                   3,3uF – 63V      Wima MKS-2

C9:                   100nF – 160V    Wima MKP-4

 

C10, C11, C12, C13, C14, C15, C16, C17: 100nF, multistrato

C18:                                         22uF – 50V       Rubycon ZLH

C19, C24, C25:                          47uF – 6,3V      Sanyo OSCon

C20, C22, C23:                          100uF – 25V      Rubycon ZLH

L1, L2, L3, L4, L5, L6, L7:           Doppia perlina di ferrite            

L8, L9:                                      Induttanza 1mH o 2,2mH            Neosid

 

Q1, Q2:            BC549

U1, U3:             74HC393

U2, U4:             74HC74

U5:                   74HC00

U6:                   TLC271 (Texas Instruments)

U7:                   VCXO 11,2896MHz Tentlabs

U8:                   LM317

U9:                   7808

 

Varie

 

·         Morsettiere per c.s.

·         Zoccoli per circuiti integrati

·         Terminali a ponticello

1.9            Elenco componenti indicatore di stato

 

Fare riferimento allo schema “PLL_STAT”.

 

R1, R4: 2,2kohm – 1/4W 1%

R2, R5: 4,7Mohm – 1/4W 1%

R3, R6: 220ohm – 1/4W 1%

R7:       330ohm – 1/4W 1%

 

C1, C3:                         22pF – ceramico

C2, C4, C5:       100nF – multistrato

C6:                   47uF – 50V elettrolitico

 

L1:                   perlina di ferrite

 

D1, D2:             1N4148

DZ1:                 Diodo zener 1N4733

 

U1:                   74HC74

 

Zoccoli per circuiti integrati

 

2.               DAC

 

Fare riferimento allo schema “DAC”.

 

Questo è il cuore del sistema, ovvero lo stadio che effettua la conversione del segnale digitale nel segnale audio originale.

In questo sistema sono utilizzati due chip Philips TDA1541A/R1 posti in parallelo per avere un’elevata dinamica.  Il chip TDA1541 è purtroppo fuori produzione, ma è ritenuto uno dei migliori convertitori mai realizzati (assieme al Burr Brown PCM63); ne è testimone il fatto che è stato utilizzato in molti lettori CD di fascia alta (vedi Marantz CD7, Revox B-226, Studer A730 e altri).

 

La tabella sotto riportata indica le caratteristiche principali di questo componente nei vari gradi di selezione.

 

Tipo

Desc

Formato Dati

THD+N

A 0dB (A)

THD+N

a –60dB (A)

SNR

Tipico

Corrente di uscita

Diafonia

TDA1541-A

DAC-16

High Perf

I2S

fino a 8 fs

-95dB (0.0018%)

-42dB (0.79%)

112dB

4mA

98dB

TDA1541A/R1

 

DAC-16

High Perf

I2S

fino a 8 fs

-95dB (0.0018%)

-43dB (0.7%)

112dB

4mA

98dB

TDA1541A/S1

 

DAC-16 single crown

I2S

fino a 8 fs

-95dB (0.001%)

-47dB (0.4%)

112dB

4mA

98dB

TDA1541A/S2

DAC-16 double  crown

I2S

fino a 8 fs

-97dB (0.002%)

-47dB (0.4%)

112dB

4mA

98dB

 

La versione più selezionata, ovvero la S2 o Double Crown, è veramente difficile e soprattutto costosa da reperire, sull’ordine di 100 Euro al pezzo.

Qualche chip con grado di selezione R1 si riesce ancora a trovare a prezzi umani.

 

Il chip TDA1541 è un convertitore di tipo R-2R che, sulle uscite analogiche, genera una corrente proporzionale ai livelli logici ricevuti dall’interfaccia digitale. La corrente ha un valore veramente irrisorio ed è insufficiente per pilotare l’ingresso di qualsiasi preamplificatore o amplificatore integrato.

La corrente deve quindi essere convertita in una tensione a livello di segnale di linea, almeno 2Vrms.

 

Ci sono vari metodi per convertire una corrente in tensione, il più utilizzato sugli apparati commerciali è un amplificatore operazionale. Questo sistema è affidabile, compatto e soprattutto economico; tuttavia il sistema più semplice in assoluto e più “audiofilo” è una resistenza.

 

Come insegna la legge di Ohm, una corrente che attraversa una resistenza provoca una caduta di tensione ai suoi capi, quindi per avere 2Vrms si dovrebbe utilizzare un resistore di valore elevato, ma, per il chip TDA1541, molti autocostruttori hanno sperimentato che è meglio non eccedere il valore di 100ohm.

 

Di seguito sono riportati i risultati di alcune misure effettuate all’oscilloscopio utilizzando un segnale digitale di prova (livello analogico equivalente 0dB a 1kHz) su due DAC collegati in parallelo:

  • Resistenza di carico 22ohm: livello di uscita 64,2mVrms;

  • Resistenza di carico 24ohm: livello di uscita 69mVrms;

  • Resistenza di carico 34ohm: livello di uscita 99mVrms.

 

E’ evidente che aumentando il valore del resistore di carico aumenta anche il livello di uscita, purtroppo il generatore di corrente di un convertitore di tipo R-2R non è ideale e il suo comportamento varia in funzione del resistore di carico:

  • più è basso il valore del resistore, minore è il livello di uscita ma è anche più bassa la distorsione;

  • più è alto il valore del resistore, maggiore è il livello di uscita ma è anche più alta la distorsione.

 

La misura all’oscilloscopio è utile per valutare il livello di uscita e la distorsione a livello generale ma, stiamo parlando di musica e non di segnali da laboratorio, bisogna quindi provare varie situazioni di ascolto e trovare la soluzione che soddisfa maggiormente dal punto di vista sonoro.

Per i miei gusti personali e, soprattutto per non utilizzare un amplificatore di uscita con guadagno elevato, il valore di 33-34ohm si è rivelato un buon compromesso.

 

NOTA: Se si utilizza un solo chip TDA1541 il valore del resistore deve essere raddoppiato rispetto a quanto indicato sopra, il valore di 47ohm si è rivelato il migliore di tutti.

2.1            Filtraggio

 

La configurazione adottata in questo progetto è del tipo Non Oversampling e si basa sui principi esposti dal fisico giapponese Kusunoki: predilezione della musicalità a dispetto della precisione nella risposta in frequenza.

 

L’operazione di oversampling permette di spostare fuori dalla banda audio tutte le frequenze di aliasing prodotte dalla conversione D-A, Kusunoki ha dimostrato che questa operazione provoca anche ritardi che peggiorano la risposta musicale del sistema.

Senza oversampling gli effetti di aliasing si presentano a ridosso delle frequenze audio superiori provocando una modulazione che, in via del tutto teorica, dovrebbe essere fastidiosa all’ascolto.

 

Seguendo i dettami classici della teoria del campionamento, bisognerebbe effettuare un pesante filtraggio per eliminare tutto quello che si trova al di sopra di 20kHz. In realtà l’orecchio umano è un ottimo filtro passa-basso naturale, quindi è del tutto inutile effettuare filtraggi pesanti che possono introdurre rotazioni di fase.

NOTA: L’orecchio umano è più sensibile alle variazioni di fase che alle variazioni di frequenza

Seguendo quindi la filosofia di Kusunoki in questo sistema non si effettua oversampling e si utilizzano due semplici filtri aventi più che altro lo scopo di rendere meno squadrata la forma d’onda di uscita:

  • un condensatore posto tra uscita e massa;

  • una rete RLC posta in serie tra il resistore di conversione corrente/tensione e massa.

La frequenza di risonanza della rete RLC è calcolata per 22,6kHz, quindi un poco al di sopra della banda audio per non tagliare eccessivamente le frequenze acute. Il filtro tratta segnali a bassissimo livello, è pertanto obbligatorio utilizzare induttori su nucleo di ferrite progettati per uso audio.

 

Utilizzando un CD di test con vari toni di prova ho verificato le forme d’onda in uscita da un DAC con oversampling e dal DAC senza oversampling.

Alle frequenze più alte l’uscita del circuito con oversampling presenta forme d’onda più pulite e precise mentre quello senza oversampling presenta forme d’onda modulate.

Ascoltando l’uscita del convertitore NOS non si percepisce alcun effetto di modulazione, a testimoniare che la risposta in frequenza dell’orecchio umano comincia a calare verso i 3kHz.

 

P.S. Ho cercato di essere il più obiettivo possibile, d’altro canto non sono io il solo a sostenere la musicalità della soluzione NOS rispetto a quella OS, è questione di gusti…

2.2            Alimentazione

 

Il chip TDA1541 necessita di tre alimentazioni: +5V, -5V, -15V che sono fornite da tre diversi regolatori locali di tensione posti sulla scheda stessa e alimentati da linee dedicate.

Le alimentazioni digitali +5V e –5V sono ottenute mediante regolatori serie incentrati sui classici LM317 ed LM337, mentre l’alimentazione –15V è ottenuta mediante un regolatore shunt competato da un trimmer per la regolazione fine della tensione in modo da compensare le inevitabili tolleranze dei componenti.

Guardando lo schema elettrico si può notare che il regolatore è configurato per erogare una tensione positiva ma, essendo il polo positivo riferito a massa, la tensione di 15V risulta negativa.

Questa particolare configurazione comporta una maggior complicazione degli alimentatori ma apporta due vantaggi:

  • non si deve dissipare in calore un’eccessiva potenza per regolare a -5V e -15V un’unica tensione negativa “grezza”;

  • con un alimentatore dedicato si ha una miglior resa sonora.

 

I livelli di rumore misurati su tutte le tensioni di alimentazione sono di circa 1,2mV a carico.

Valore nettamente inferiore rispetto agli standard della maggior parte degli apparati commerciali.

 

2.3            Implementazione

 

Come indicato sul datasheet, ogni chip TDA1541, oltre ai disaccoppiamenti di alimentazione, necessita di 14 ulteriori condensatori di disaccoppiamento che devono essere montati il più vicino possibile ai relativi pin. E’ meglio utilizzare condensatori di ingombro ridotto per minimizzare la lunghezza delle piste.

 

Ogni chip richiede inoltre un condensatore per l’oscillatore interno, anche in questo caso deve essere saldato molto vicino ai pin (16 e 17). Allo scopo è stato utilizzato un condensatore Wima FKS specifico per applicazioni ad impulsi.

Per migliorare ulteriormente le prestazioni gli oscillatori interni dei due chip sono sincronizzati collegando assieme i pin 16.

 

Per minimizzare l’ingombro orizzontale e ridurre la lunghezza delle connessioni, i convertitori sono montati uno sopra l’altro. Un convertitore è montato sulla basetta principale assieme ai regolatori locali, il secondo convertitore (assieme ai relativi condensatori) è montato su una piccola basetta che è sovrapposta alla prima e collegato mediante terminali a passo 2,54.

 

I collegamenti condivisi sono rispettivamente:

  • Bus digitale (I2S);

  • Alimentazioni;

  • Sincronizzazione Oscillatori;

  • Uscite analogiche.

Il lato superiore di ogni scheda è ricoperto da un piano di rame collegato alla massa di alimentazione e avente funzioni di schermatura, così come ogni chip TDA1541 è ricoperto da uno schermo metallico collegato allo stesso piano di massa.

 

Sul convertitore corrente-tensione e sui filtri occorre utilizzare componenti di qualità, in questo caso sono state utilizzate resistenze a strato metallico a basso rumore, condensatori e induttanze audio-grade.

Le tensioni di alimentazione sono filtrate e disaccoppiate per mezzo di filtri CLC realizzati con condensatori elettrolitici di qualità, perline di ferrite e condensatori in polipropilene posti vicino ai pin di alimentazione.

Per eliminare ulteriori residui di RF i condensatori in polipropilene sono bypassati da condensatori ceramici saldati direttamente sul lato rame.

2.4            Elenco Componenti

 

R1, R3:             2 resistenze da 68,1ohm in parallelo per ogni canale (totale 4) Holco H4

R2, R4:             27ohm – 1/4W 1% Beyshlag

R5, R7, R12:     1kohm – 1/4W 1% Beyshlag

R6, R8:             330ohm – 1/4W 1% Beyshlag

R9, R10:           150ohm – 1/4W 1% Beyshlag

R11:                 trimmer multigiri 10kohm in cermet

 

C1, C2, C3, C4, C5, C6, C7, C8, C9,

C10, C11, C12, C13, C14, C21, C22,

C23, C24, C25, C26, C27, C28,

C29, C30, C31, C32, C33, C34:               100nF   MKP      Evox Rifa          

 

C15, C20:                                             470pF               Wima FKP

C16, C18:                                             330nF   MKP      Evox Rifa

C17, C19:                                             47nF     MKP      Evox Rifa

 

C39, C41, C47, C49, C53, C55:               100nF – 160V    Wima MKP-4

C38, C46, C52:                                      220uF – 35V      Elna Cerafine

C36, C44:                                             10uF – 63V       Elettrolitico

C37, C45:                                             470nF               Multistrato

 

C40, C42, C48, C50, C54, C56:               47nF Multistrato

C51:                                                     47uF – 30V       Sanyo Oscon

 

L1, L2:              Induttanza per uso audio su nucleo 150uH (Panasonic)

L3, L4:              Doppia perlina di ferrite            

 

U1, U2:             TDA1541R1 (Philips)

U3:                   LM317 con aletta dissipatrice

U4:                   LM337 con aletta dissipatrice

U5:                   TL431

 

Varie

 

·         Morsettiere per c.s.

·         Zoccoli per circuiti integrati

·         Terminaliere passo 2,54 per interconnessioni

3.               Stadio di uscita

 

Fare riferimento allo schema “OUT”.

 

Il segnale fornito in uscita dal DAC è di livello piuttosto basso e deve essere amplificato con uno stadio avente i seguenti requisiti:

Ø       Bassa impedenza di uscita;

Ø       Bassa distorsione;

Ø       Alta linearità.

 

Lo stadio può essere implementato in vari modi e il suo guadagno dipende dal livello di segnale disponibile sul convertitore corrente-tensione.

In questo caso avendo circa 100mV in uscita dal convertitore, per avere 2V in uscita occorre uno stadio con guadagno pari a 20 volte.

Se si vuole realizzare uno stadio a valvole occorre selezionare il tubo affinché abbia un fattore di amplificazione adeguato, dopo aver provato diverse valvole la scelta finale è andata sulla 7119 o E182CC con “u” pari a circa 23. In questo caso una National NOS reperita in un mercatino.

 

Pur contenendo due triodi di segnale la valvola è alta quasi come un pentodo di piccola potenza (tipo EL84) e i piedini non sono disposti come nella maggior parte delle valvole noval.

 

NOTA: Un’equivalente della 7119 è la ECC99 presente nell’attuale catalogo di produzione della JJ, questa valvola ha la piedinatura standard delle valvole noval, quindi bisogna utilizzare un circuito stampato diverso.

 

La valvola è configurata a catodo comune con carico anodico attivo, in questo caso un generatore di corrente costante.

Il segnale fornito dal DAC è applicato sulla griglia, una variazione della tensione in griglia provoca una corrispondente variazione della tensione sull’anodo e quindi un’amplificazione del segnale applicato.

 

L’uso del generatore di corrente costante come carico anodico comporta i seguenti vantaggi:

  • Minor ingombro rispetto ad una soluzione con induttanze;

  • Minor costo rispetto ad una soluzione con induttanze;

  • Bassa distorsione;

  • Carico costante e quindi comportamento lineare su tutto lo spettro di banda audio, rispetto alla soluzione con resistenze;

  • Aumento della reiezione al rumore sull’alimentazione.

 

Con un generatore di corrente costante l’alimentatore di alta tensione fornisce solamente la corrente continua e, grazie all’elevata impedenza del carico, il percorso del segnale audio rimane isolato. Grazie a queste caratteristiche, eventuali disturbi presenti sulla linea di alimentazione non influiscono sulla qualità globale del suono.

In questa configurazione il carico collegato in uscita non deve richiedere molta corrente e non deve presentare una bassa capacità, diversamente il circuito esce dalle condizioni operative ottimali e si produce distorsione.

 

Un generatore di corrente può essere realizzato in vari modi, in questo caso è stata utilizzata la configurazione C4S (Camille Cascode Constant Current Source) sulla base di informazioni reperite in rete http://www.ecp.cc/c4s.html,

 

Il circuito si basa su due transistor PNP in configurazione cascode e polarizzati con led speciali a bassa corrente (HLMP4700). La corrente erogata dal circuito è determinata da un trimmer che può essere regolato per un minimo di 2,2mA fino ad un massimo teorico di 1 A.

 

3.1            Dimensionamento dello stadio

 

La Figura 3 illustra le caratteristiche di trasferimento della valvola 7119 alimentata a 120V.

 

La linea verticale rossa si riferisce alla corrente di lavoro scelta, in questo caso 12mA, ed incontra la curva relativa al fattore di amplificazione (u) nel punto rosso; da qui si traccia la linea orizzontale rossa e si ha il valore teorico pari a 23.

La linea verticale rossa incontra anche la curva relativa alla tensione di griglia (Vg) nel punto blu, da qui si traccia la linea orizzontale blu che corrisponde al valore di -4V.

Infine il punto verde determina la resistenza interna della valvola (Ri) per il punto di lavoro scelto, corrispondente a circa 2,5kohm.

 

Curve caratteristiche della valvola 7119

 

 

 

A questo punto si deve scegliere il carico da applicare sull’anodo della valvola.

Si utilizzano quindi le curve caratteristiche che indicano il funzionamento in funzione di corrente, tensione anodica e tensione di griglia.

Nella configurazione classica il carico anodico è rappresentato da un resistore che comporta una retta di carico obliqua (vedi linea rossa di esempio in Figura 4), si cerca quindi di mantenere la polarizzazione costante bypassando il resistore catodico con un condensatore di valore adeguato.

 

Invece, utilizzando un generatore di corrente, la retta di carico è teoricamente orizzontale (vedi linea verde in Figura 4). La caratteristica di carico orizzontale, in via del tutto teorica, non richiede il condensatore di bypass, in realtà il resistore catodico contribuisce all’impedenza di uscita dello stadio e quindi è meglio mantenere il condensatore di bypass.

 

 

4: rette di carico

 

Vediamo qualche calcolo.

Per ottenere la polarizzazione richiesta il resistore catodico deve avere valore pari a:

 

R = Vg / Ia

R = 4 / 0,012 = 333ohm

Con buona approssimazione si può considerare il valore di 330ohm (si ha una tensione di 3,96V).

 

Supponendo di utilizzare un condensatore di bypass catodico da 1000uF, la frequenza limite del filtro RC è pari a:

 

f = 1/2piRC = 1 / (6,28*330*1000E-6) = 0,48Hz

 

In questo modo il bypass è assicurato per tutte le frequenze della banda audio.

 

Il guadagno teorico dello stadio è calcolato con la formula:

 

 

Dove:

Ro = impedenza di uscita

ra = resistenza interna della valvola (2500ohm)

Rp = resistenza di carico (5Mohm)

Rk = resistenza catodica (330ohm)

 

Ro = {5M * [2500 + (22,9+1)*330]} / [5M + 2500 + (22,9+1)*330] = 10,3kohm

 

Bypassando il resistore catodico si annullano vari termini e si ha:

 

Ro = (5M * 2500) / (5M + 2500) = 2498ohm

 

Praticamente la resistenza interna della valvola.

 

Come già descritto il segnale amplificato è prelevato sull’anodo della valvola, occorre quindi separare la tensione continua dal segnale audio mediante un condensatore che deve essere di buona qualità.

In questo caso è stato utilizzato un componente da 2,2uF in polipropilene e l’uscita è polarizzata a massa da un resistore di valore 1Mohm.

Si realizza così un filtro passa-alto caratterizzato da un punto di taglio di:

 

f = 1 / 6,28 RC = 1 / (6,28 * 1E6 * 2,2E-6) = 0,07Hz

 

Lo stadio di uscita è completato da un circuito di muting che evita di inviare in uscita i segnali transitori che si verificano durante la fase di riscaldamento della valvola.

In pratica due relè, uno per canale, tengono le uscite collegate a massa per un tempo di circa 30 secondi determinato da un timer posto sulla scheda ausiliaria (vedi paragrafo 7.1). In questo modo il percorso del segnale audio non è deteriorato da contatti posti in serie.

 

1.1.1            Dimensionamento per valvola ECC99

 

Utilizzando la valvola ECC99 occorre rivedere tutti i calcoli in quanto questa valvola ha caratteristiche di funzionamento leggermente diverse.

Il datasheet della JJ indica il punto di lavoro ottimale per una tensione anodica di 150V, corrente di 18mA e tensione di griglia di –4V. Per questo punto di lavoro il guadagno risulta pari a 22 e la resistenza di anodo pari a 2.3kohm.

 

Per ottenere la polarizzazione richiesta il resistore catodico deve avere valore pari a:

 

R = Vg / Ia

R = 4 / 0,018 = 222ohm

Con buona approssimazione si può considerare il valore di 220ohm (si ha una tensione di 3,96V).

Se il condensatore di bypass catodico ha un valore di 1000uF, la frequenza limite del filtro RC risulta pari a 0,72Hz

 

Il guadagno teorico dello stadio è pari a 22 volte e l’impedenza a resistore bypassato è di 2300ohm.

 

1.2            Alimentazione

 

La tensione di alimentazione dipende dal punto di lavoro scelto e dal generatore di corrente.

Le raccomandazioni relative all’uso del generatore di corrente C4S indicano di utilizzare una tensione superiore di almeno 40V rispetto a quella presente sull’anodo, in questo caso quindi il circuito viene alimentato con una tensione di 120 + 40 = 160V.

Se si usa una valvola ECC99 occorrono invece 190V.

 

Nonostante la reiezione ai disturbi propria del generatore di corrente, è meglio filtrare accuratamente le tensioni, anche per aumentare la separazione tra i canali.

I filtri sono basati su semplici celle RC che provocano un’ulteriore caduta di tensione, quindi la tensione totale di alimentazione è aumentata a 220V.

1.3            Implementazione

 

Lo stadio di uscita è implementato su un apposito circuito stampato che include tutti i componenti ad esclusione degli alimentatori.

La valvola E182CC ha un ingombro in altezza superiore rispetto alle altre valvole noval, per evitare di forare il coperchio superiore è stata montata direttamente sul circuito stampato senza interposizione di zoccolo.

In merito a questa soluzione ho seguito un consiglio che Diego Nardi ha scritto su costruire Hi-Fi, effettivamente se una valvola è polarizzata correttamente ha una durata anche superiore all’apparecchio stesso; se si guasta, si dissalda e si sostituisce. Uno zoccolo inserisce resistenze addizionali e ingombro in altezza.

 

Per saldare direttamente una valvola su circuito stampato occorre fare un lavoro di preparazione:

1.       Pulire per bene i piedini con una spazzolina metallica montata su un trapano da modellismo. Ovviamente se i pin sono dorati l’operazione di pulitura è inutile e dannosa.

2.       Una volta che i piedini sono ben lucidi si devono ravvivare con stagno, magari addizionato di argento. E’ consigliabile non insistere troppo con il saldatore per evitare di danneggiare le giunzioni vetro-metallo, se un piedino proprio non ne vuole sapere di stagnarsi è meglio ricorrere ad un poco di flussante (di buona qualità).

3.       Una volta completate le saldature occorre ripulire accuratamente con un adeguato solvente tutti i residui del flussante altrimenti lo sporco può provocare contatti indesiderati e scoppiettii alquanto fastidiosi.

 

I transistor di potenza dei generatori di corrente devono essere montati su dissipatori ed isolati mediante gli appositi kit (ci sono non meno di 120V sul collettore), per quanto riguarda gli altri transistor (2N2907) occorre verificare la potenza dissipata, comunque rimanendo al di sotto di 1/2 W non occorre il dissipatore.

La corrente deve essere accuratamente regolata a 12mA (18mA per la ECC99), allo scopo sulla scheda sono previsti due ponticelli per interrompere il collegamento alla valvola ed effettuare la taratura (vedi Capitolo 8).

 

Il collegamento con i connettori di uscita è realizzato con doppini intrecciati, ogni filo è di rame OFC argentato ed isolato in teflon.

I connettori di uscita sono dorati e montati su un’apposita schedina assieme ai relè di muting.

La massa dei connettori di uscita è collegata al telaio mediante condensatori ceramici da 1nF; in questo modo si elimina completamente qualsiasi traccia di ronzio.

 

I relè di muting dovrebbero essere preferibilmente del tipo utilizzato in telefonia, in questo caso sono stati utilizzati due relè NEC EAS2-5, si tratta di componenti piuttosto piccoli dotati di contatti dorati e sigillati. Le bobine operano a 5V nominali e collegate in serie per utilizzare un’alimentazione di 11V, in questo modo non ci sono incertezze nell’azionamento.

1.4            Elenco componenti

 

R1, R9:             1kohm – 1/4W 1% Beyshlag

R2, R10:           100ohm – 1/4W 1% Beyshlag

R3, R11:           330ohm – 1 W 1% Beyshlag

R4, R12:           1Mohm – 1/4W 1% Beyshlag

R5, R13:           12kohm – 1W 1% Beyshlag

R6, R14:           47kohm – 1W 1% Beyshlag

R7, R15:           trimmer multigiri 500ohm cermet

R8, R16:           4,7kohm – 2W 5%

 

C1, C5:             1000uF – 35V    Elna Cerafine

C2, C6:             2,2uF – 400V Audin Cap MKP

C3, C7:             22uF – 400V Elettrolitico

C4, C8:             1nF       ceramico

 

DL1, DL2, DL3, DL4:       Led HLMP4700 a bassa corrente

D1:                              1N4003

Q1, Q3:                        2N2907

Q2, Q4:                        MJE350 con dissipatore

V1:                              Valvola 7119 o E182CC o ECC99

 

·         Connettori vari

·         2 Relè NEC EAS2-5

·         2 Connettori RCA isolati

 

2.               Alimentatori

 

La sezione di alimentazione è divisa in più parti:

  • Ingresso Rete e interruttore di accensione;

  • Blocco trasformatori;

  • Alimentatori BT;

  • Alimentatori stadio di uscita.

2.1            Ingresso Rete

 

Fare riferimento allo schema “TRAFO”.

 

La tensione di rete è prelevata da una vaschetta IEC protetta con fusibile. Il cavo di collegamento interno verso l’interruttore di accensione è dotato di un anello di ferrite allo scopo di sopprimere eventuali disturbi RF provenienti dall’esterno.

Al fine di limitare l’emissione di disturbi le linee di alimentazione dei trasformatori hanno in parallelo un condensatore in classe X2.

 

Il filo di terra è collegato ad un punto metallico del telaio a cui fa capo anche lo schermo elettrostatico del trasformatore toroidale T2. Al fine di ridurre i disturbi il telaio non è collegato direttamente alla massa elettrica, bensì mediante un filtro dinamico posizionato sulla scheda dell’alimentatore centralizzato.

 

2.2            Blocco Trasformatori

 

Per minimizzare le interferenze tra parte analogica e parte digitale sono state utilizzate alimentazioni separate a partire dai trasformatori, entrambi di tipo toroidale. La soluzione è più costosa, ma, i benefici che se ne ricavano ripagano ampiamente l’esborso.

I trasformatori toroidali hanno un bassissimo flusso disperso e vibrano meno quindi, teoricamente, presentano minori problemi di posizionamento rispetto ai normali trasformatori a lamierini.

 

Il trasformatore TF1 per la parte digitale è dotato di tre avvolgimenti a 12V e deve avere una potenza di almeno 20VA, si può tranquillamente utilizzare un trasformatore toroidale del tipo per illuminotecnica.

In questo caso ho utilizzato un trasformatore da 2x12V - 50VA recuperato in una fiera, il terzo avvolgimento è stato realizzato avvolgendo a mano le spire necessarie in filo di rame da 0,6mm.

 

Il trasformatore TF2 per la parte analogica ha diversi avvolgimenti secondari, rispettivamente:

  • 12 + 12V – 100mA;

  • 24V – 100mA;

  • 230V – 80mA;

  • 9V – 2A.

 

In questo caso si tratta di un componente realizzato su misura dalla CEESAS di Mirko Magrini, un bellissimo toroidale resinato ed incapsulato in contenitore metallico.

Per informazioni consultare il link http://www.ceesas.com/it_contatti.htm

 

NOTA: Il trasformatore TF1 senza contenitore stonava un po’ a confronto con il trasformatore professionale TF2, allora ho realizzato il contenitore artigianale che si può vedere nelle foto.

Si tratta di una scatola di lamierino (che conteneva caramelle), adeguatamente lavorata e verniciata in nero lucido. Internamente la scatola è stata rivestita di materiale bituminoso avente lo scopo di bloccare ed isolare il trasformatore.

2.3            Alimentatori BT

 

Fare riferimento allo schema “PSU_BT”

 

Gli alimentatori di bassa tensione sono utilizzati per alimentare rispettivamente:

  • Stadio PLL e Ricevitore;

  • Stadio DAC.

2.3.1            Alimentatori Stadio PLL e Ricevitore

Questi alimentatori sono incentrati su due circuiti di rettifica e livellamento alimentati da due degli avvolgimenti secondari del trasformatore toroidale TF1.

Le tensioni sono raddrizzate mediante ponti realizzati con diodi veloci dotati di condensatori antidisturbo. Le tensioni sono livellate e filtrate da celle CRC realizzate con condensatori a bassa impedenza.

In uscita dal primo alimentatore è così disponibile una tensione non regolata di 13V. Con questa tensione si alimentano i regolatori locali della scheda PLL.

 

Il secondo alimentatore è regolato e funziona in base al principio “Virtual Battery”.

La regolazione avviene mediante un MOSFET pilotato da una tensione di riferimento di 13V, considerando una caduta di 3-4V sulla giunzione DS, si ottengono 9V in uscita. La tensione di riferimento è ottenuta con un diodo zener polarizzato da un generatore di corrente costante, vari accorgimenti consentono di ridurre drasticamente il rumore termico.

La particolarità del circuito sta nel fatto che il MOSFET è pilotato in tensione, e la corrente di pilotaggio richiesta sul suo GATE è irrisoria.  Quindi, se la tensione di pilotaggio è “pulita” da qualsiasi forma di rumore, anche la tensione in uscita risulta alquanto pulita, simulando pertanto un’alimentazione a batteria.

2.3.2            Alimentatori stadio DAC

 

Questo blocco comprende tutti i circuiti necessari per alimentare i tre regolatori locali della scheda DAC.

Il primo avvolgimento a 12+12V del trasformatore TF2 alimenta un ponte di diodi veloci dotati di condensatori di soppressione a cui segue un filtro CRC realizzato con condensatori a bassa impedenza.

Si ottiene così una tensione duale di 11V non regolata con cui si alimentano i regolatori locali a +5V e -5V.

L’avvolgimento a 24V del trasformatore TF2 alimenta un regolatore “virtual battery”, quindi un ponte di diodi veloci dotati a cui segue un energico filtro CRC realizzato con condensatori a bassa impedenza. In questo caso la tensione è regolata a 21V da un MOSFET pilotato con una tensione di riferimento di 24V considerando una caduta di 3V sulla giunzione DS.

2.3.3            Implementazione

 

Gli alimentatori BT sono implementati su un apposito circuito stampato che comprende tutti i componenti, ad esclusione dei soli trasformatori che sono montati su un telaio a parte.

Le masse dei vari alimentatori sono mantenute separate e si interconnettono localmente mediante le connessioni di segnale tra le varie schede.

2.3.4            Elenco componenti

 

R1, R2:             10ohm – 1W 5%

R3:                   2,7kohm – 1/4W 1% Beyshlag

R4, R11:           100ohm – 1/4W 1% Beyshlag

R5, R12:           4,7kohm – 1/4W 1% Beyshlag

R6, R13:           220ohm – 1/4W 1% Beyshlag

R7, R8:             39ohm – 1W 5%

R9:                   47ohm – 5W Resista

R10:                 5,6kohm – 1/4W 1% Beyshlag

R14:                 470kohm – 1/4W 1% Beyshlag

 

C1, C2, C3, C4, C7, C8, C9, C10, C18,

C19, C20, C21, C26, C27, C28, C29:       470pF ceramico

 

C5, C6, C11, C12, C22, C23, C24, C25:   1000uF – 35V    Rubycon ZLH

C13, C14, C34, C35:                              10nF                 Wima MKS-4

C15, C16, C36, C37:                              22uF – 50V       Rubycon ZLH

C17:                                                     100uF – 25V      Rubycon ZLH

 

C30, C31, C32, C33, C38:                      1000uF – 50V    Rubycon ZLH

C39:                                                     1uF – 400V MKS

C40, C41, C42, C43, C44:                      1nF       ceramico

 

D1, D2, D3, D4, D5, D6, D7, D8,

D14, D15, D16, D17:                              UF4007

D9, D10, D11, D22, D23, D24:                1N4148

D12, D13, D25, D26:                              1N4004

D18, D19, D20, D21:                              1N5819

DZ1:                                                     Zener 13V – 1W

DZ2:                                                     Zener 24V – 1W

Q1, Q3:                                                MPSA92

Q2, Q4:                                                IRF530 o IRF540

 

2.4            Alimentatori stadio di uscita

 

Fare riferimento allo schema “PSU_OUT”.

 

Questo blocco fornisce l’alta tensione e la tensione di alimentazione filamento per la valvola dello stadio di uscita, si utilizzano gli avvolgimenti a 230V e 9V del trasformatore TF2.

 

La tensione alternata a 230V è raddrizzata da diodi veloci e livellata da un condensatore elettrolitico a bassa perdita bypassato con un condensatore in polipropilene.

La regolazione al valore finale richiesto avviene mediante il circuito “virtual battery” utilizzando un MOSFET pilotato da un’adeguata tensione di riferimento.

 

La tensione di riferimento è generata da diodi zener collegati in serie e alimentati da un generatore di corrente costante. Ogni diodo zener è bypassato da un condensatore per ridurre la tensione di rumore.

La tensione di riferimento è quindi applicata ai gate dei mosfet mediante filtri CRC che abbattono ulteriormente il rumore.

Il livello di rumore misurato all’uscita è di circa 4mV.

 

La tensione alternata di 9V è raddrizzata da un ponte e livellata da due grossi condensatori elettrolitici per ottenere una tensione grezza di circa 12V. Segue quindi uno stabilizzatore di tipo serie basato su un regolatore variabile LM317 in grado di sopportare una corrente di 1.2A e configurato con un trimmer per regolare la tensione di uscita a 6,3V  come richiesto dalla valvola E182CC.

La massa dell’alimentatore è riferita alla massa di alta tensione.

2.4.1            Implementazione

 

Gli alimentatori dello stadio di uscita sono implementati su un apposito circuito stampato che comprende tutti i componenti.

E’ importante notare che in questo stadio ci sono alcuni componenti che dissipano una discreta quantità di calore:

  • La resistenza di polarizzazione del generatore di corrente costante sull’alimentatore HT dissipa circa 1,2W; è stata realizzata con due resistenze antifiamma da 2W cadauna poste in parallelo e montate sul lato inferiore della scheda in modo che siano a contatto con il telaio metallico (previa interposizione di un’adeguata guaina isolante resistente alle alte temperature)

  • Il MOSFET di regolazione di alta tensione deve essere montato su un’aletta dissipatrice utilizzando un apposito kit di isolamento (ci sono circa 310V sull’aletta del componente)

  • Il circuito integrato di regolazione della tensione dei filamenti deve essere montato su aletta dissipatrice, in questo caso non è necessario il kit di isolamento.

2.4.2            Elenco componenti

 

R1:                   2 resistenze da 150kohm – 2W antifiamma (in parallelo)

R2:                   100W – 1W 5%

R3:                   4,7kohm – 1/4W 1% Beyshlag

R4, R6:             220ohm – 1/4W 1% Beyshlag

R5:                   15kohm – 1/4W 1% Beyshlag

R7:                   680ohm – 1/4W 1% Beyshlag

R8:                   trimmer multigiri 500ohm cermet

 

C1:                               330uF – 400V Elettrolitico Kendeil (bassa ESR)

C2, C10:                       100nF – 400V Wima MKP-10

C3, C4, C5, C6:             10nF – 400V Wima MKS-4

C7, C8:                         10uF - 400V Elettrolitico

C9:                               150uF – 400V Elettrolitico Kendeil (bassa ESR)

C11, C12:         4700uF – 25V Elettrolitico

C13, C15:         1uF – 63V Wima MKS-4

C14:                 10uF – 63V Elettrolitico

 

D1, D2, D3, D4: UF4007

D5, D6, D7:       1N4148

D8, D9:             1N4007

DZ1, DZ2:         Zener 100V – 5W

DZ3:                 Zener 24V – 1W

B1:                   Ponte raddrizzatore 4A

Q1:                  MPSA92

Q2:                  IRF830 con aletta di dissipazione

U1:                   LM317 con aletta di dissipazione

 

Kit di isolamento per TO-220

Morsettiere per c.s.

           

3.               Scheda ausiliaria

 

Fare riferimento allo schema “AUXI”.

 

La scheda ausiliaria comprende il timer che pilota il circuito di muting e tre led indicatori di stato.

Questa scheda ha un semplice alimentatore a 12V realizzato con la classica configurazione ponte, condensatore ed integrato di regolazione serie.

All’accensione dell’apparato la presenza della tensione di 12V viene indicata dal led blu DL1.

3.1            Timer

 

Il timer è basato sul classico LM555 configurato a monostabile. All’accensione del sistema l’uscita del timer si porta ad una tensione di 12V per circa 30 secondi. In questa condizione si provoca l’accensione del led rosso contenuto in DL2.

Scaduto il tempo di attesa, l’uscita del timer si porta a massa, a questo punto si spegne il led rosso e si accende il led verde contenuto in DL2, al tempo stesso si attivano i relè del circuito di muting per rimuovere il cortocircuito a massa.

3.2            Indicatore di stato PLL

 

Il led bicolore DL3 è pilotato dai segnali RED, GREEN e COM forniti dal circuito indicatore di stato del PLL.

Il led può avere tre stati corrispondenti rispettivamente a:

  • Spento:                        presenza di segnale in ricezione e PLL agganciato

  • Verde:              presenza di segnale in ricezione e PLL in ricerca di aggancio

  • Rosso:              assenza di segnale in ricezione e PLL in oscillazione libera

 

Durante la fase di ricerca di aggancio il led lampeggia diverse volte prima di spegnersi, normalmente l’aggancio è trovato dopo circa 5 secondi.

 

NOTA: Ho verificato diversi comportamenti delle meccaniche di lettura, per esempio la meccanica di lettura Philips del mio PC interrompe il segnale di clock tra un brano e l’altro (probabilmente dipende dal software) forzando quindi la ricerca di aggancio.

Invece altri lettori mantengono il segnale di clock sulle interfacce SPDIF in modo costante, anche in assenza di dischi da leggere. Per esempio il lettore Yamaha DVD S-550 mantiene costante il clock in uscita e mantiene il led di monitor (Validità dati ricevuti) sempre acceso. La prova effettuata con un lettore Meridian 508 ha indicato invece un comportamento diverso in cui si ha il clock in uscita, ma il led di monitor si accende solamente se c’è un disco in lettura.

 

3.3            Implementazione

 

La scheda ausiliaria è alimentata dal terzo avvolgimento a 12V del trasformatore TF1 ed è montata a ridosso del pannello anteriore. I led sono montati su una schedina che è fissata direttamente dietro al pannello anteriore e collegata mediante un connettore a 8 poli.

La componentistica utilizzata per questa scheda è di tipo normale.

 

R1:       1,2Mohm – 1/4W 5%

R2, R3: 680ohm – 1/4W 5%

R4, R5: 10kohm – 1/4W 5%

 

C1:                   1000uF – 35V elettrolitico

C2, C3, C6:       100nF multistrato

C4:                   100uF – 25V elettrolitico

C5:                   22uF – 25V elettrolitico

 

D1:                   1N4148

DL1:                 Led blu 3mm

DL2, DL3:          Led bicolore 3mm

Q1, Q2:            2N5401 o BC557

U1:                   7812

U2:                   LM555

 

Varie

 

  • Morsettiere per c.s.

  • Zoccolo per circuito integrato

 

 

4.               Controlli e Tarature

 

Nonostante la complessità del sistema ci sono poche regolazioni da effettuare ma importanti.

 

  1. Prima di collegare gli alimentatori ai vari circuiti misurare tutte le tensioni disponibili in uscita, quindi:

    1. +16V dall’uscita di alimentazione stadio PLL

    2. +9V dall’uscita di alimentazione stadio ricevitore

    3. +16 e –16V dall’uscita di alimentazione digitale DAC

    4. +21V dall’uscita di alimentazione analogica DAC

    5. +220V dall’uscita di alimentazione alta tensione (con valvola E182CC)

    6. Regolare il trimmer R8 sull’alimentatore filamenti fino a leggere in uscita +6,3V

 

  1. Verificare che non ci siano circuiti integrati inseriti negli zoccoli delle schede ricevitore e PLL.

 

  1. Collegare gli alimentatori alla scheda ricevitore.

    1. Tra i pin 14 e 7 del circuito integrato U5 misurare 5V

    2. Tra i pin 22 e 21 del circuito integrato U6 misurare 5V

    3. Tra i pin 7 e 8 del circuito integrato U6 misurare 5V

 

  1. Collegare gli alimentatori alla scheda PLL

    1. Tra i pin 14 e 7 dei circuiti integrati U1, U2, U3, U4 e U5 misurare 5V

    2. Tra i pin 7 e 4 del circuito integrato U6 misurare 6V

    3. Tra i pin 14 e 7 del VCXO misurare 5V

 

  1. Una volta verificate le tensioni spegnere gli alimentatori, quindi impostare la modalità di funzionamento:

    1. uso del clock interno al chip CS8412: ponticelli TB01, TB02, TB03 aperti

    2. uso del PLL: ponticelli TB01, TB02, TB03 chiusi

 

  1. Inserire i circuiti integrati nei vari zoccoli prestando attenzione al verso, alimentare il tutto e ripetere le misure di tensione come indicato ai punti precedenti.

 

  1. Verificare che non ci siano circuiti integrati inseriti negli zoccoli della scheda DAC.

 

  1. Collegare gli alimentatori alla scheda DAC.

    1. Tra i pin 28 e 14 dei circuiti integrati misurare 5V

    2. Tra i pin 26 e 14 dei circuiti integrati misurare –5V

    3. Regolare il trimmer R6 per misurare una tensione –15V tra i pin 15 e 5 dei circuiti integrati.

 

  1. Una volta verificate le tensioni spegnere gli alimentatori, attendere qualche minuto per scaricare i condensatori. Quindi inserire i circuiti integrati negli zoccoli e ripetere le misure, eventualmente ritoccare il trimmer R6 per compensare la tensione a –15V.

 

  1. Collegare lo stadio di uscita al relativo alimentatore di alta tensione e filamenti avendo cura di aprire i ponticelli TB04 e TB05.

  2. Accendere l’alimentatore e misurare le tensioni, se necessario ritoccare R8 per regolare la tensione a 6,3V.

  3. Predisporre un tester per misure di corrente continua con fondo scala 20 o 50mA, aprire il ponticello TB04 e collegare il tester come illustrato in Figura 5, quindi regolare R7 fino a leggere una corrente di 12mA.

  4. Ripetere l’operazione del punto 12 collegando il tester sul ponticello TB05 e regolare R15 per leggere una corrente di 12mA.

 

 

5: Collegamento del tester per la misura della corrente

 

  1. Attendere qualche minuto e ripetere le verifiche per controllare la stabilità dei generatori di corrente.

 

  1. Spegnere gli alimentatori, quindi inserire i ponticelli TB04 e TB05.

 

1.               Appendice: interferenze elettromagnetiche

 

In questo sistema sono presenti circuiti che operano a frequenza piuttosto alta, occorre pertanto rispettare alcuni accorgimenti per ridurre le interferenze elettromagnetiche. Guido Tent (ancora lui) fornisce delle ottime indicazioni su come procedere

 

http://www.tentlabs.com/InfoSupport/Technology/page35/files/Supply_decoupling.pdf

 

Per eliminare le interferenze, in commercio, sono disponibili degli ottimi filtri già pronti (Murata), ma si possono facilmente realizzare in proprio basandosi sul dettaglio di Figura 6.

In pratica si tratta di realizzare un ponticello di filo di rame stagnato o argentato (diam. 1mm) su cui inserire due perline di ferrite del tipo utilizzato nei circuiti RF per evitare oscillazioni parassite.

 

Attenzione che la ferrite è conduttiva e quindi bisogna verificare che le perline non si trovino a contatto né con il piano di massa né con altri componenti; occorre pertanto eliminare il rame attorno ai fori in cui vanno inseriti questi filtri, oppure inserire un anello isolante tra la perlina e il piano di massa.

 

 

                                                  6: Schema di realizzazione del filtro antidisturbo

 

1.               Struttura del cabinet

 

Il cabinet è organizzato come illustrato in Figura 7.

 

 

 

                                            7: organizzazione del cabinet

 

Esternamente il cabinet è realizzato con una cornice di mogano alta 80mm, larga 440mm e profonda 320mm. Internamente la struttura è irrobustita da una cornice di legno alta 70mm che sostiene il pannello di fondo e il pannello superiore.  Per scopi di schermatura la cornice interna è rivestita con fogli di alluminio.

Considerando gli spessori dei listelli utilizzati (10mm), lo spazio interno utile è di 400x300mm.

La struttura di base è costituita da un pannello in MDF da 4mm a cui sono applicati quattro piedini cilindrici di alluminio. Internamente il pannello di fondo sorregge una base realizzata in alluminio da 2mm,

 

I trasformatori sono fissati mediante viti passanti 4MA su un controtelaio realizzato con una lamiera di alluminio spessa 2mm. Al fine di disaccoppiare meccanicamente i trasformatori, e quindi evitare la propagazione di vibrazioni, il controtelaio è fissato al pannello di fondo mediante viti 3MA e l’interposizione di uno strato di gomma spesso 5mm.

 

Le schede elettroniche sono posizionate come illustrato in Figura 7, fissate sulla base di alluminio mediante viti e dadi M3 in acciaio inox. La testa delle viti è svasata e posta sul lato inferiore della base di alluminio, due o tre dadi formano il distanziatore.

La scheda relativa dello stadio valvolare è distanziata mediante strisce di gomma spesse 5mm, in modo da avere un disaccoppiamento meccanico dal telaio e qunidi ridurre la microfonicità della valvola.

 

1.               Prove di ascolto

 

Il DAC è stato provato con varie configurazioni di impianto.

 

Le prime prove sono state fatte utilizzando la meccanica di lettura Philips integrata nel PC che utilizzo per la progettazione e i collaudi. Non conosco assolutamente il DAC utilizzato per questo lettore, ma, conoscendo Philips, penso che si tratti di un TDA1543 o un TDA1545. Il confronto si può dire insegni in quanto ho utilizzato come preamplificatore il mixer Behringer del mio piccolo studio di registrazione ed una cuffia AKG. Ad ogni modo il suono fornito dal DAC valvolare risulta più caldo e corposo rispetto a quello fornito in uscita dal DAC integrato sulla meccanica di lettura.

 

Le prove definitive sono state fatte sul mio impianto domestico

  • Lettore Yamaha DVD S-550

  • Preamplificatore SRPP di 6SN7 (autocostruito)

  • Finale SE di 6L6 (autocostruito)

  • Diffusori Scan-Speak Reference (autocostruiti).

 

Il suono che esce dall’assieme è molto coinvolgente, rotondo e assolutamente non affaticante. La scena sonora è ben ricostruita e tutta la banda audio è riprodotta in modo coerente con bassi precisi e non invadenti, le medie e le alte frequenze sono il punto forte del sistema (complice la presenza di valvole su tutto il percorso del segnale) anche grazie ai Tweeter Revelator dei diffusori.

 

La vera prova del fuoco è stata fatta su un impianto di riferimento gentilmente messo a disposizione da un collega:

  • Lettore Meridian 508.24

  • Amplificatore SE New Audio Frontieres 845SE

  • Diffusori AvantGarde-Uno.

 

Il lettore Meridian 508.24 è dotato di un DAC di tipo Delta-Sigma (Crystal) con oversampling che porta la conversione a 24 bit e stadio di uscita a semiconduttori.

Da questo confronto è stato evidenziato il concetto espresso da Kusunoki: la soluzione con oversampling predilige la precisione, mentre senza oversampling si predilige la musicalità.

Il lettore Meridian restituisce la musica in modo limpido e fin troppo preciso, con la tipica “freddezza” del digitale, tuttavia l’amplificatore con le 845 restituisce un po’ di calore e rende più coerente il tutto.

Il DAC senza oversampling e con uscita a valvola restituisce un suono più caldo e musicale, un pochino meno dettagliato rispetto a quello del Meridian, ma stiamo parlando di micro-dettagli che pochi diffusori sono in grado di riprodurre (le trombe delle AvantGarde non lasciano scappare niente).

Ad ogni modo il proprietario di questo fantastico impianto è rimasto notevolmente impressionato dalla qualità sonora di questo DAC. Ha definito il suono molto coinvolgente anche se, a suo dire, troppo “rotondo” rispetto ai suoi gusti.

Il commento finale è stato che si tratta di un oggetto sicuramente in grado di migliorare la qualità di qualsiasi lettore di fascia medio-bassa e di restituire un po’ di “analogico” alla freddezza del digitale.

 

Gli schemi:

 

     

 

    

 

     

 

Alcune foto:

 

                        

 

Altri progetti di Maurizio Daniele:

 

Dac 1

Preampli Digitex PF3

Finale 6L6

 

Hit Counter

Torna alla pagina iniziale